# MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP6077131

Publication date:

1994-03-18

Inventor:

ASAI ICHIRO; KATO SUKEJI

Applicant:

**FUJI XEROX CO LTD** 

Classification:

- international:

H01L21/20; H01L21/268; H01L21/02; (IPC1-7):

H01L21/20; H01L21/268


- european:

Application number: JP19920248642 19920825 Priority number(s): JP19920248642 19920825

Report a data error here

# Abstract of JP6077131

PURPOSE:To reduce a variation of characteristics in a substrate while maintaining a high field-effect mobility by illumination with laser light having an energy density higher than a threshold energy density for phase transition from an amorphous semiconductor to a polycrystalline semiconductor. CONSTITUTION:An amorphous silicon layer 12 is deposited on an insulating substrate 11. A poly-Si layer 13a is formed by illuminating the amorphous silicon layer 12 with excimer laser light having an energy density E1 higher than a threshold energy density for the phase transition. Then, another poly-Si layer 13b is formed by illumination with laser light having a further higher energy density E2. After an operation layer 14 is formed by patterning the poly-Si layer 13b, a gate insulating film 15 is formed by depositing SiO2. Then, a gate electrode 16 is formed at a central portion. After a source region 17a and a drain region 17b are formed, an interlayer insulating film 18 is formed by depositing SiO2. Next, contact holes 19 are opened, and a wiring 20 is formed by depositing and patterning Aluminum.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

# (2)公開特許公報(A)

(11)物許出願公開電台

# 特開平6-77131

(13)公開已 平成6年(1994)3月18日

(51) [n1. []. \*

激制記号

FΙ

HOLE 21/20

9171-48

21/268

Z 3617-4M

審査請求 未請求 請求項の数2 (全7頁)

(21)出顯術号

(23) 山城戸

特爾平4 248642

平成 4 年(1992) 8 万25日

(行)出頭人 000005496

富士ゼロックス株式会社

東京都港区赤坂三丁月3番5号

(72)発明者 浅井 市郎

神奈川県海老名市本郷2274番地 富士ゼロ

ックス株式会社海老名事業所内

(72)発明者 加藤 典司

神奈川県海老名市本郷2274番地 富士ゼロ

ックス株式会社海老名事業所内


(74)代理人 弁理士 阪本 清孝 (外1名)

(54) 【発明の名称】半導体素子の製造方法

## (57)【要約】

【目的】 非晶質半導体層をアニールして多結晶半導体層を形成する半導体素子の製造方法において、半導体素子の製造方法において、半導体素子の特性の向上及び均一性を図る。

【構成】 非晶質半導体(アモルファスシリコン)から多結晶半導体(多結晶シリコン)に相転移するに必要なしきい値エネルギー密度上により大きいエネルギー密度 Diのレーザー光を照射することにより、非晶質半導体層をアニールして該層中に1000オングストローム以下の多数の微小結晶核を形成し、前記エネルギー密度 Eより大きいエネルギー密度 Eより大きいエネルギー密度 E。のレーザー光を照射することにより、前記結晶核内外の欠陥を辞取させ、前記結晶核により粒径を強制的に小さく均一化して、半導体来子の特性の向上及び均一性を図る。



【特許請求の範囲】

【請求項)】 無線基板上に堆積した非品質半導体層をレーザの照別により結晶化させて多結晶半導体層を得る工程を具備する半導体素子の製造方法において、前記非晶質半導体から多結晶半等体に相転移するに必要なしきい値エネルギー密度E. より高く、其つ粒径が1000元ングストローム以下となる多数の結晶核が形成されるエネルギー密度E. で非晶質半導体層をアニールする第1の工程と、前記エネルギー密度E. より高いエネルギー密度E. で前記結晶核が形成された多結晶半導体層を再度アニールし第1の工程で準備された結晶核内外の欠陥を溶放する第2の工程とを有し、前記エネルギー密度E. は第1の工程で形成された全ての結晶核内外の欠陥を溶放する第2の工程とで有し、前記エネルギー密度E. は第1の工程で形成された全ての結晶核を完全に再済配する大きさより小さいことを特徴とする半導体を子の製造方法。

【請求項2】 絶縁基板上に準積したアモルファスシリコン層をエキシマレーザの照射により結晶化させて多結品シリコン層を得る工程を具備する半導体素子の製造方法において、前記アモルファスシリコン層をレーザの照料により多結品化する際に、アモルファスシリコンから多結品シリコンに相転移するに必要なしきい値にネルギー密度も、でアモルファスシリコン回をアニールし、粒径が10オングストローム以上1000オングストローム以下となる結晶核を形成する第1の工程で形成された全ての結晶核を完全に再溶放する大きさより小さいエネルギー密度も、で結晶核が準備された多結晶シリコン層を再度アニールし、前記結晶核内外の欠陥を溶破する第2の工程と、を有するこ。30とを特徴とする半導体素子の製造方法。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、時限プロセスで積層形成される半導体素子の製造方法に係り、特に、大面積上に堆積された非晶質導体層上に紫外線を照射させ、アニールすることにより結晶化させて多結晶半導体層を得る際のアニールの方法に関する。

#### [0002]

【従来の技術】近年、大型で高解像度の液晶パネルや、 40 高速で高解像度の密着型イメージセンサへの要求が高ま るにつれ、大面積の絶縁基板上に薄膜トランジスタ(T ドT)を高性能かつ均一に作製することが望まれてい る。至点温度は低いが安値で大面積化が容易なガラス基 板にTFTを作製する場合、TFTの動作圏となる多結 晶シリコン(poly-Si)属を形成する方法として、例え ば、ガラス基板上にアモルファスシリコン層を堆積し、 このアモルファスシリコン層をパルスレーザーであるエ キシマレーザーでアニールして多結晶シリコンを得る方 法が提案されている(Extended Abstracts of the 1991 50

laternational Conference on Solid State Devices a nd Materials、1991、pp523)。上記力法によれば、紫外線で高エネルギーであるが短いバルス幅(2 Onsec)のビームを出射できるエキシマレーザー(例えば、KrFなら発板波長2 4 8 n m)を用いるため、奥内の欠陥を少なくでき且つ基板に熱ダメージを与えにくいので、熱電点の低いガラス基板を絶縁性基板として使用でき且つ高性能なTFTを実現できるというという利点がある。

# 10 【発明が解決しようとする課題】

【0003】上記方法によると、レーザーを照射する際にそのエネルギー密度により多結晶シリコンの粒径が変化するという性質を有する。通常は、多結晶シリコンの粒径を大きくして良好な電界効果移動度立を得るため、比較的大きい450mJ/cmi程度のエネルギー密度のレーザーで照射が行なわれるが、この場合、多結晶シリコン層の表面平坦性が悪化して下下下特性が十分でなかったり、また、脚における特性のばらつきが生じ易くなるので、シフトレジスタ等の駆動回路の設計や作成に無影響を及ばすという問題点があった。 また、多結晶シリコン層の表面平坦性を良好とするため、低いエネルギー密度のレーザーで照射を行なうと、今度は電界効果移動度元が小さくなり特性が良好な下下下を得ることができない。

【0004】本発明は上記実情に鑑みてなされたもので、高い電界効果移動度立を維持しつつ特性が基板内ではらつくことが少ない多動品半導体層の製造方法を提供することを目的としている。

## [00003]

【課題を解決するための手段】上記従来例の問題点を解 決するため請求項1の発明は、絶縁基板上に堆積した非 **品質半導体層をレーザの照射により結晶化させて多新品** 半導体層を得る工程を具備する半導体素子の製造方法に おいて、前記非品質半導体層をレーザの照射により多結 晶化する際に、次のような工程で行なうことを特徴とし ている。第1の工程として、非晶質半導体から多結晶半 導体に相転移するに必要なしきい値エネルギー密度目前 より大きく、且つ粒径が1000オングストローム以下 となる多数の結晶核が形成されるエネルギー密度 El で 非品質半導体層をアニールする。第2の工程として、前 記エネルギー密度Eより大きいエネルギー密度E;で前 記結晶核が形成された多結晶半導体層を再度アニール し、第1の工程で準備された結晶核内外の欠陥を溶血す る。また、前記エネルギー密度と、は、第1の工程で形 武された今での結晶核を完全に再溶融する大きさより小。

【0006】請求項2の発明は、絶縁基板上に堆積した アモルファスシリコン層をエキシマレーザの照射により 結晶化させて多結晶シリコン層を得る工程を具備する半 様体素子の製造方法において、前記アモルファスシリコ

ン層をシーザの照射により多結晶化する数に、次のような工程で行なうことを特徴としている。第1の工程として、アテルファスシリコンから多結晶シリコンに相乗移するに必要なしきい値エネルギー密度と、より大きいエネルギー密度と、でアモルファスシリコン層をアニールし、粒径が10オングストコーム以上1000オングストローム以下となる結晶核を形成する。第2の工程として、前記エネルギー密度と、より大きく其つ第1の工程で形成された全ての結晶核を完全に再溶動する大きさより小さいエネルギー密度と、で結晶核が準備された多組品シリコン層を再度アニールし、前記結晶核内外の欠陥を溶融する。

#### [0007]

【作用】本発明によれば、非晶質半導体(アモルファスシリコン)から多結晶半導体(多結晶シリコン)に相転移するに必要なしまい値にネルギー密度に、より大きいエネルギー密度に、のレーザー光を照射することにより、非晶質半導体層をアニールして該層中に1000だングストローム以下の多数の微小結局核を形成する。

【0008】前記工程で作製された多結晶半導体層(po 20 ly 5i層)には、結晶核内部及び境界において欠陥が多く存在する。そして、前記エネルギー密度日より大きいエネルギー密度日よのレーザー光を照射することにより、前記結晶核内外の欠陥を網融する。この時、エネルギー密度日、を、第1の工程で形成された全ての結晶核を完全に再解離する大きさより小さくしたので、第1の工程で形成された結晶核日体はほとんど熔けず、この核が律速因子となり粒径が強制的に小さく均一化される。【0009】

【実的例】本発明の「実施例について四1及び図2を参 30 照しながら説明する。ガラス等の絶縁性基板11上にし PCVD法等により1000オングストローム程度の膜 厚のアモルファスシリコン(a-Si)隣12を堆積し (図 1 (a) )、a‐Siからpcly-Siに相転移するに 必要なしきい値エネルギー密度E-aより大きいエネルギ 一緒度じ,を有するエキシマレーザーを照射することに よりa-Siのアニールを行ない、多数の結晶核を有す るpoly-Si層 1 3 a を形成する(図 1 ( b ))。続い て、エネルギー密度に より大きいエネルギー密度形を 有するエキシマレーザーで照射し、エネルギー密度氏 411 のエキシマレーザーを照射することにより形成された前 記結晶核内外の火酪を溶融除去し、結晶性が良好なpoly -S!厚し3ちを形成する(図 L (c))。 この時、三ネ ルギー密度と、を、前記工程で形成された全ての結晶核 を完全に再溶融する大きさより小さく設定することによ り、前記で程で移成された結晶核は縮けず、この核の粒 径によりguly-Siの粒径が決まるので強制的に小さく均。 一化させることができる。エキシマレーザーは、KFF (248 nm発尿) で、バルス幅20 n s e c . ビーム の大きさは7×7㎜。ピーム内のエネルギー均一性は

上る米以下のものを使用した。また、この場合のしまい。 値二ネルギー密度F。は170mJ/cm<sup>2</sup>であった。 【0010】次に、前記poly-Si層をフォトリソ法によ り島状にパターニングして動作圏し4を形成し、続いて LPCVD法により1000オングストロームのSIO ,を全菌に堆積してゲート絶縁膜15を形成する。そし て、前記動作層14の路中央部に対応するゲート絶縁膜 15上にLPCVD法により3000オングストローム のpoly=Siを推構し、バターエングレてゲート電極16 を形成する(図1(d))。ゲート電極16をマスクと 10 してイオンを注入によりドーパントを注入し、ソース部 17 a及びドレイン部17 bを形成し(図1(e))、 **モPCVD法により?000オングストロームの膜厚に** SiO:を堆積して層間絶縁膜18を形成する(図1 (1))。イオン注入する際、ロチャネルTFTとした の部分にはリン (P) を、pチャネルTFTとしたい部 分にはホウ素 (B) を注入した。次に層間絶縁膜18を

パターニングして前記ソース部17 a及びドレイン部1

7 トに対応する位置にコンタクト孔:9を期口し、水素

化処理を350℃にて行なった後、Alを堆積及びパタ

- - ニングして配線20を形成し、薄膜トランジスタを作

製する(図1(g))。
【0011】次に、上記TFTの製造方法において、等性が良好であり且つ均一化が図れるTFTを得るためのエネルギー密度と、及びエネルギー密度と、についての検討を行なった。上記方法により得られたロチャネルTFT及びDチャネルTFTの移動度のパラツキについて、エネルギー密度と、依存性について細定したグラフを図2に示す。図2におけるエネルギー密度に、な存性について細定したグラフを図2に示す。図2におけるエネルギー密度に、でアニールを行なう)。上記実施例の場合、しまい慎江ネルギー密度に、が270mJ/cmiであるが、エネルギー密度に、が270mJ/cmiであるが、エネルギー密度に、が270mJ/cmiであるが、エネルギー密度に、が270mJ/cmiであるが、エネルギー密度に、が270mJ/cmiを越える付近から急激に移動度が均一化し、従来にない均

[0012] 次に、nチャネルTドT及びロチャネルTドTの移動度のバラツキについて、エネルギー密度Eを270mJ/cm\*に固定したときのエネルギー密度E、依存性について制度したグラフを図3に示す。このグラフによると、エネルギー密度E、の増加とともに移動度の特性は向上するが、エネルギー密度E、が520mJ/cm\*のように大きすぎると均一性が悪化する。従って、エネルギー密度E、としては、400~500mJ/cm\*程度が適当であることが解る。

一性が得られることが確認できる。

[0013] F記実施例では、エネルギー密度ELによる第1のアニールで多数の結晶検を形成し、エネルギー密度ELより大きいエネルギー密度ELより第2のアニールを行ない、前記結晶検内外の欠縮を除去する。第2のアニールで消滅しない程度の核とするためには、第1

のアニールにおいて、核の大きさを10オングストローム以上とする必要がある。小さすぎる核を保持するためには、より低いエネルギー密度E。を使用することも考えられるが、その場合、膜中欠陥が溶融除去されずに良好なTFT特性を得ることができない。また、核が大きすぎると膜の表面平坦性が劣化し、し合い値電圧等のTPT特性を悪化させるので、核の大きさは1000オングストローム以下である必要がある。また、エネルギー密度E。が大きすぎると核の大小によらず全ての核を完全溶破し、E。中0の従来と同じく不均しな膜質となってしまう。エネルギー密度E。が520m1/cmi以上であると上記見象が生じる。

【0014】表面平坦性は第1のアニールのエネルギー 密度E」に大きく依存するので、エネルギー密度E」をす 50m J/cm<sup>2</sup>に固定し、表面平坦性のエネルギー密 変正。依存性について原子間力顕微鏡で測定した。その 結果を図4以示す。表面平坦性は、アニールされたpuly ·Si層の最も低い位置を基準面とし、この基準面との高 低差により定義した。測定においては、アニールされた poly-Si層において、任意に選択した2μm×2μmの 而積部分(3つ若しくは4つの位置)での前記基準面と の高低差を各エネルギー密度日 毎に2万点程度測定 し、その平均値を図4に表示したものである。図ではエ ネルギー密度E1=0が従来法に担当する。E1=0ある いはE」が小さい場合は、E」で生じる核が小さすぎてE ・照射時に消滅してしまい、ステップ的にアニールする 効果が現れない。また、エネルギー密度ELが大きすぎ ると、次に述べる図5の関係から最終的な膜の平現性が

> 移動度μ (cm / V・S) しきい値電圧 V TH (V) 最小リーク電流 I MIN (pA)

[0016] ここで、移動度が均一化した場合のnoly 5 i膜の粒径を透過電子顕微鏡で評価したところ、平均粒径は従来の約50%に減少していたが、基板内の分布をみるときわめて粒径が均一化していることが確認できた。従って、上記実施例のように異なるエネルギー密度によりステップ的にアニールを行なう場合、粒径の均一化により移動度が均一化することがわかる。

【0017】次に、本実施例方法による粒径の均一化の 10 原理について説明する。最初のアニールの際に照射されるレーザーのエネルギー密度には、しさい位にネルギーにはより大きいもののa-Siを完全に多結晶化させるには相対的には小さいため、アニール後の膜中には多数の散水な結晶性の核が生じるとともに、アモルファスに近い欠陥が多数残存する。この状態において、大きなエネルギー密度に、のレーザーを限射すると、腹内の欠陥は溶破除表されるが準備された多数の結晶核は熔けないので、この核により粒径が強制的に小さく均一化される。このとき、エネルギー密度に、を大きくすると(上 30 元のとき、エネルギー密度に、を大きくすると(上 30 元を取りません。

劣化してしまうので適当でない。図4より、各測定点で の表面平均性が均一となる工事ルギー密度には、24 0~380m3/cm/程度であり、表面平坦性が低い 値を示し且つ均一性に優れるのはエネルギー密度 E.が 270m1/cm であることが確認できた。なお、別 の実験からエネルギー密度EI が270m J / c mi の条 件において、平知性のみならず粒径も最も均一になって いることがわかった。エキシマレーザーのエネルギー密 度の変化に対する核(グレイン)の大きさは図5のよう 10 になるので、エネルギー密度 E, は2 7 0 m J / c m に 対応するグレインサイズは200オングストロームとな り、この粒径を有する多結晶シリコン層を有するTFT が良好な特性を有し、且つ特性の均一化を図ることがで きるわけである。また、第2のアニールのエネルギー密 度し、は、第1のアニールで形成された結晶核を完全に 再活励してしまう大きさより小さくする必要があり、第 1のアニールのエネルギー浴度じ,を270m1/cm<sup>2</sup> とした場合、エネルギー密度 Eg は 450 m J / c mi 程 度となる。

【0015】以上のことから上記実施例における最適なエネルギー密度E、及びエネルギー密度E、として、E、ー270mJ/cm<sup>3</sup>、E、+45.0mJ/cm<sup>4</sup>を選択し、nチャネルTFT及びpチャネルTFTの作製を行なったところ、特性の均一化が図れるとともに、移動度μ、しきい値電圧VIII、最小リーク電流IMINとして次のような良好な値を得ることができた(TFTのサイズは、ゲート幅/ゲート長=50μm/10μmである)。

πチャネルTFT μチャネルTFT

5 7 4 5 0.8 - 2.7 8 - 2

記実施例では520mJ/cm<sup>2</sup>以上)、準備した結晶 核までも完全に再落離してしまうので、従来の単一エネ ルギー密度のみを用いたアニールと同じ結果になる。 【0018】すなわち、アニールは、図6(a)に示す ように、レーザービーム61を基板上で移動させて行な うが、まんべんなく無財させるため上廊のビームの一辺 の長さ1.の1割程度をオーバーラップさせて服射を行た う。そのため、ピーム端のエネルギー減少部の影響やビ - ム内のエネルギーばらつき及び膜内に生じる温度勾配 や温度ゆらぎがそのままpoly-Si膜の粒径に反映し、図。 ?に示すように平均粒径は1500オングストロームと 大きいがグレインの粒径にばらつきを生じさせる(特 に、オーバーラップ領域で他の部分に比較してグレイン 径が掘場に小さくなる)、これに対して異たるエネルギ -密度によりステップ的にアニールを行なう場合、図6 (b) に示すように、既にエネルギー密度E。(270) mJ/cm') でアニールされた部分を再度エネルギー 密度 E。(450m]/cm) でアニールする。そのた

め、グレイン径はエネルギー密度が小さい1回目のアニ ールで決定されるので粒径は800オングストロームと 小さくなるものの、2回目のアニールの際にビーム内で のエネルギー密度のばらつぎや温度ばらつきによるダン イン径のぼらつきへの影響を受けることを助く(図子に 示すように、特にオーバーラップ領域におけるグレイン 径の落ち込み幅が小さくなる)。以上から、エネルギー 密度日, は適当な大きさの核を準備して粒径や平坦性を 均一化する役割を、エネルギー密度 E. は残存する欠陥 を除去する役割をそれぞれ担っているといえる。

【0019】また、270mJ/cmのエネルギー密 度で単独アニールを行なった場合、270mJ/cm 及び450J/cm<sup>1</sup>のエネルギー密度で2回アニール を行なった場合。450mリノ c mi のエネルギー密度。 で単独アニールを行なった場合のそれぞれについて、表 面平単性における分布について測定した結果を図8に示 す、横軸の表面平坦性は、図4と同様に、アニールされ たpoly 51層の最も低い位置を基準面とし、この基準値 との高低差とした。また、測定においては、アニールさ れたpply-Si層において、任意に選択した2μm×2μ mの面積部分(例えば3つ若しくは4つの位置)での前 記基準尚との高低差を各面積について3万点程度測定。 し、その数を分母として0~100 (nm) の各高低差 (表面平坦性) が占める割合を縦軸にとって表示したも のである。図より、450mJ/cmiのエネルギー密 度で単独アニールを行なった場合に比較して、270m J/cm<sup>®</sup>及び450J/cm<sup>®</sup>のエネルギー密度で2回 アニールを行なう場合の方が、高低差(表面平坦性)の 分布の広がり幅が小さくなるとともに、高低差(表面平 **坦性)の平均値も図の左側にシフトしてその値を小さく 30 ニールを行なう場合の模式図である。** し、表面平坦性の均一化が図れることを確認することが できた。なお、270m1/cm゚のエネルギー密度で 単独アニールを行なった場合、平坦性は良好であるが膜 内の欠陥が多数存在するためTFTへの適用はできな ٠٠.

【0020】上部実施例においては、半導体膜としてS i を使用した例について説明したが、Gc, SiGc, InSb等の半導体膜にも適用することができる。ま た。レーザーとしては、エキシマレーザーに限らずルビ -··レ·・ザー等の他のパルスレーザーを用いてもよい。ま 40 タクト孔、20…配線

た上記実施例の場合、レーザーアニールにより形成され たpaly-Si層はTETの動作層として用いられたが、半 導体装置やTFTのゲート電極や抵抗体にpely-5)層を 使用した場合、これらの作製の際に本実施例方法を適用 してもよい。

#### [0 0 2 1]

【発明の効果】本発明方法によれば、非晶質半導体(ア モルファスシリコン)から多結高半導体(多結晶シリコ ン)に相転移するに必要なし言い値エネルギー密度En 10 より大きいエネルギー密度じ、のレーザー光を照射する ことにより、非品質半導体層をアニールして該層中に下 000オングストローム以下の多数の微小結晶核を形成 し、前記エネルギー密度と より大きいエネルギー密度 E。のレーザー光を照射することにより、前記結晶核内 外の火陥を溶融させるので、前記結晶核により粒径が強 制的に小さく均一化され、半導体素子の特性の向上及び 均一性を図ることができる。

#### 【図面の簡単な説明】

(a) ないし (g) は本発明方法の一実施例 [図1] の製造プロセスを説明する工程図である。

【図2】 実施例方法で得られるTFTの移動度のエネ ルギー密度に、依存性を示すグラフ図である。

【図3】 実施例方法で得られるTFTの移動度のエネ ルギー密度で、依存性を示すグラフ図である。

【図4】 実施例方法で得られる半導体膜の表面平坦性 のエネルギー密度じ 依存性を示すグラフ閣である。

【図5】 a‐S(を多結結化させる際のグレインサイ ズのエネルギー密度E。依存性を示すグラフ図である。


(a) 及び(b) はレーザーピームによるア [図6]

【図7】 アニールを行なう場合のビーム位置とグレイ ンサイズとの関係を示すグラフ図である。


【図8】 アニールに際しての表面平坦性の分布を示す グラフ図である。

# [貸号の説明]


11…絶縁性基权。 12…アモルファスシリコン層。 1 3 ···paly-Si層、1·1···動作層。 1 5 ···ケート総 縁膜、 16…ゲート電極、 17g…ソース部、 し **7ト…ドレイン部、 18…風間絶碌膜、 19…コン** 




[成3]







[図4]



エメルギ・病医 E・[mン・cm²]

